什么是差动对？为什么需要差动对？

简单来解释差动对，就是在一个共模电平的基础上加上的一对大小相等，相位相反的信号。在输出端将这两个信号相减，就可以得到原始的信号

差动对有两个优点，一个是能够减小干扰，一个是增大了电压摆幅。增大电压摆幅很好理解，降低干扰可以通过拉扎韦书上的这幅图来理解

可以看到，当把两个差动信号相减的时候，在它们身上叠加的相同的共模干扰也被减掉了。当两个器件在集成电路中挨得够近的时候，我们可以把它们所受到的噪声想象成是相同的。

基本差动对

为什么要在基本差动对中加入一个尾电流源：给予电路一个相对稳定的共模输出电平VCM=VDD−12ISSRDV_{C M}=V_{D D}-\frac{1}{2} I_{S S} R_D

定性分析

  1. 差分信号分析

    大信号分析可以大致分成三个阶段，当V1-V2从-∞变换到+∞时

    1. 起初M1管截止，M2管导通，所有的电流都从M2管的支路留下来。此时

      {Vout 2=VDD−ISSRD2Vout 1=VDD⇒Vout 1−Vout 2=ISSRD2\begin{aligned} & \left\{\begin{array}{l} V_{\text {out } 2}=V_{D D}-I_{S S} R_{D 2} \\ V_{\text {out } 1}=V_{D D} \end{array}\right. \\ & \Rightarrow V_{\text {out } 1}-V_{\text {out } 2}=I_{S S} R_{D 2} \end{aligned}

      此时Vout2是输出的最低电平，Vout1是输出的最高电平，这二者是完全确定的，只与尾电流大小有关

    2. 当V1和V2相差不大时，M1管与M2管都导通，当Vin1=Vin2时，流经两条支路的电流相等，此时

      {Vout 1=Vout 2=VDD−12RDISSVout −Vout 2=0\left\{\begin{array}{l} V_{\text {out } 1}=V_{\text {out } 2}=V_{D D}-\frac{1}{2} R_D I_{S S} \\ V_{\text {out }}-V_{\text {out } 2}=0 \end{array}\right.

      此时电路的线性度与增益都是最大的

    3. 最后，当V2远远大于V1时，与最开始的情况相反

  2. 共模信号分析

    1. Vin.cm极低时，M1，M2截止，M3处于深三极管区，此时可以把M3等小城一个电阻

    2. Vin, ,CM>VTHV_{\text {in, }, \mathrm{CM}}>V_{T H},此时M三仍然处于3L三极管区，M1，M2开启，随着输入电压不断升高，流经M1、M2的电流也不断升高，从而导致P点的电压不断升高

    3. Vin, ,Cm>(VGS3−VTH3)+VTHV_{\text {in, }, \mathrm{Cm}}>\left(V_{G S_3}-V_{T H 3}\right)+V_{T H}，P点升高到使得M3从深三极管区进入饱和区，此时尾电流源的电流达到Iss，M1与M2也进入饱和区，此时的增益最大

    4. Vin, Cm>VDD−12RDISS+VTHV_{\text {in, } \mathrm{Cm}}>V_{D D}-\frac{1}{2} R_D I_{S S}+V_{T H}，由于输入的电压过大，导致M1、M2进入线性区，此时的增益也开始下降