1. 开场白

1. 自我介绍：项目经历等即可
2. 确认观众的年级，需要的信息等（提前确认）

2. 什么是电赛（以测量题为例）

我还记得，在我刚入学的时候，曾经尝试过参加由成电电子学院主办的2024年盟升杯低年级组。这是我对于“电子设计”真正意义上的第一次尝试。遗憾的是，结果对我而言并不算美好——这一次尝试最终以弃赛告终。

但是回过头来看，这次失败对于我在“电子设计”这条道路上的探索来说是具有不可忽视的——在这将近一个月的探索过程中，我所学习到的最重要的东西便是“什么是电子设计”

2.1 2025年电赛g题拆分

真正“知道”什么是电子设计是一个漫长的过程。更多的时候需要理论与实际相结合——在我看来，理论让我们知道我们能做什么，而在实践中我们发现理论的实现所存在的困难，解决困难进而发展理论。

2025年电赛G题是一道综合了系统响应，滤波器，采样，锁相等内容的综合性极强的题目。通过对这个题目的拆解，我们可以直观地感受到什么是电子设计？设计一个东西的全流程是怎样的？以及一个看上去“完美的方案”，在实际操作过程中可能会遇到的瓶颈是什么？

2.1.1：理论基础与工程设计相互影响

本题的基本要求部分实际上与大家的基础课程密切相关。接下来我们对基础部分进行拆解与分析。

基本要求(1)

似乎解决了以下问题就可以将基本要求（1）顺利完成

• 怎么通过系统的传递函数判断出系统滤波的类型？
• 如何通过传递函数反推出滤波器的结构与器件的参数？

• 有哪些滤波器的拓扑结构？在这里我们选取怎样的拓扑比较好？选择的依据是什么？
• 如何测试？

然而在实际的工程中，你可能会发现：

• 为什么今天测试和明天测试测出来电路的特性发生了变化？
• 在较高频率下系统的响应似乎与传递函数产生了一定的差距？

稍微查询一下相关资料，你便可以学到新的东西了：

• 只要在通电之后，电子器件就会发生老化。本题对于电阻和电容的精度要求较大，因此老化对于电路的影响较严重。如何避免这种情况呢？一种方案是更换为精度更高的电阻电容（可以很容易地查询到电阻电容的不同种类以及其精密程度）
• 电阻和电容并非理想，他们具有一定的”Q“值。在一般的工艺下，电容的Q普遍较高，而电感则普遍较低。当进入较高频率时二者的非理想特性将无法被忽略，进而导致系统的不精确。

正如那个”把大象关进冰箱要几步“的经典问题一样，这样一个简单的问题概括地将”电子设计“地模糊光景展现在了大家面前。

接下来我们以基础部分的（2）（3）（4）为例，继续给大家讲解关于”电子设计“这一过程背后更生动的过程。

2.1.2 拆解”指标“背后的”问题“

电赛题给出的指标，乍一看很复杂——要在某某条件下达成某某条件。当我们真正地想要独立自主地完成这些工程任务时。首先要明白自己在干什么，这个任务的难点是什么(一般是在实践中发现)。

达成这个指标需要我们做什么呢？其实总体来看不外乎以下两点：

• 如何产生一个可变的频率？有什么方案？大家在电子电路实验中可能做过模拟方案产生波形（文氏桥），但是如果要基于文氏桥来调波形的频率的话，便需要改变电容和电阻的大小，这对于单片机控制的系统并不可取
• 如何将波形放大到指定的大小？似乎只需要一个放大器就可以了，但是实际上我们会遇到什么困难？

其实不难看出，当我们在确定我们的任务时，或多或少也可以感受到这个任务的难点在哪了（当然有时需要一定的经验）

• 频率可设置：必然要求数字控制的频率改变，有哪些方式可以实现？
• 最高频率1MHz：一个不小的频率。一方面，对数控的波形生成器的带宽提出了要求，另一方面对放大器的GBW提出了要求。

接下来查询相关的文章，或者询问AI，你大概率可以获得以下几个可选的方案：

• 采用单片机的DAC输出波形
• DDS(直接数字频率合成)输出波形
• 采用放大器级联提高带宽
• 购买某几款高性能的运放芯片

该如何选择呢？选择的过程同时也是学习的过程。你如果深入了解了单片机驱动DAC外设产生波形的过程，我想你大概率不会选择这个方案产生1Mhz的正弦波；如果结合实际指标仅仅要求幅度大于3V，那么在低放大倍数下放大器级联的意义便并不大了，反而会引入额外的噪声与非线性。

接下来用同样的方式可以分析基本要求（3）

• 要求输出波形变为2V，而已知模型的H(s)肯定是不会变的，那么就要求前级的增益发生变化：如何实现？
• 一般而言，有VGA和PGA两种方案，但是哪一种是更好的呢？单单看或许是都可以的，但是结合后续指标（4）来看，题目要求的可变增益的”分辨率“非常高，那么此时采用VGA显然时更好的

确定了方案之后，实际的芯片如何选型呢？其实，在了解了我们的需求与实际困难之后，芯片的选型就很简单了。当然，在选择某一类型的芯片时，仍然有一些事情是需要大家考虑的。

• 某一类芯片的核心指标是什么？这些指标之间的trade-off是什么？以运放为例，运放的GBW（增益带宽积），压摆率，失调电压，电源轨，温度特性，功耗以及很重要的一点——价格之间如何权衡？主要是要根据我们的需求来定。
• 去哪里找可供我们选择的芯片？AI查询是一个不错的方法，但是在电子涉及领域其决策有时需要仔细核查（硬件设计的语料库规模相比于开源社区活跃的软件领域有着不小的差距），在TI与ADI等大厂的官网也有还算好用的选型页面供大家使用。
• 一块芯片的实际应用电路应当如何搭建：芯片手册的阅读（非常重要）。
  • 第一次设计时找一个较为先进的运放芯片的手册从头到尾仔细阅读一遍是很有必要的。这有助于大家对于行业标准的手册的组织结构，每一部分讲解的主要内容，哪些内容时我们在设计的过程中最为关键的等内容建立基本的认知。
  • 根据手册用这些芯片搭一些小模块：在实际的设计过程中，有两个内容是很有意思的：一是如何最大程度地通过板级设计利用芯片的特性，二是在设计工程设计中的设计规范（丝印的标注，输入输出接口的细节设计，模拟地与数字地的隔离等）
• 对参考设计的学习也是很重要的，通过对参考设计的学习，可以提高板子的安全性。然而网上的参考设计良莠不齐。除了在网上直接搜索相关的设计，TI官网其实也有很多模块的设计参考可以学习。

这一节的讲解对于大家而言可能显得比较笼统——本文的这一小节仅致力于在方向与流程的层面为大家提供基本的认知方法。然而或许大家更为关心的是其中的具体细节的操作，注意事项等内容？

对此，我认为，在AI技术如此发达的现在，找到这些具体的内容是很容易的，难的是为什么要找，找什么内容，如何筛选内容的问题，而这些议题，我想，在之前的讨论中已经基本上都涉及了。对于具体的内容，AI讲得比我要细致专业很多。

从实际工程中可能遇到的问题上讲，一次分享也难以完全覆盖大家从0到1的过程中可能遇到的所有问题。在前文仅仅提到了几个“大”问题，而实操过程中，无数的“小问题”或许才是消耗大家san值的主要凶手。但是我相信，大家一定能克服这些问题，并在这些问题的磨练中成长为一个对于所谓的“电子”有自己独到见解的“工程师”。

2.1.3 系统的角度考虑

经历了以上的步骤之后，大家或许可以把单个模块做得尽善尽美了，但是有时大家可能会发现，为什么单个模块可以完美地工作，但是一旦接入系统，整体的性能便不尽如人意了，可能的原因如下：

• 级间匹配：信号在系统中的顺利传递（尤其是高频信号）依赖于级间阻抗的设计。对于低频信号，可以简单地从“串联电阻分压，并联电阻分流”的角度考虑，因此对于
• 级联对于噪声与非线性的放大：模拟系统是非线性，且任何物体只要有温度就会有噪声（粒子的不规则运动，晶格的振动等）。系统的级联会放大这些非理想的特性
• 系统整体考量的欠缺：从A→B我们需要的增益是多少？整体的带宽是多少？采用的芯片的带宽是多少？增益如何分配？当单个模块的性能已经可用时，我们就需要从系统的层面考虑，如何才能让系统中某一个模块承担的“压力”不超过其“能力”。

下面对于这个题目的发挥部分，本文展示了我们的方案与网上的国一方案。

2.2 我们的方案与高手的方案

由于采用的主控芯片性能有限，本次我们的方案以模拟为主。显然，采用模拟模块搭建整个系统其性能，系统的灵活性都会受到影响，对于信号质量的要求较高（实际上我们最后做出的效果也并不算很好）。国一方案采用数字方案

在开始讲解方案之前，有必要给大家简单拆解一下发挥部分的要求与难点。

发挥部分实际上是基础部分的延伸，简单的分析如下：

1. 不再给出“传递函数”，而是通过探究装置的“学习”来获取这个传递函数。与基础部分无非正向与逆向的关系，解决思路就是在多个频点上给予系统相同的激励，而后测试输出信号的幅频响应，相频响应，这样就可以知道该系统的性质。
2. 根据信号发生器的波形来模拟输出波形，也就是基于之前采集到的信息，对输入信号进行相应的处理后输出

这样一说貌似很简单，但是主要的难点在于时间的限制，不同的波形，以及庞大数据量的处理：

• 怎样实现波形的输入输出（AD/DA），是否需要抬偏，滤波等处理？
• 如何在2分钟之内完成从1kHz到50kHz（由于谐波的存在，需要处理的实际远远超过50kHz）的扫频分析？单次FFT变换需要的时间是多少？要采集多少个频点才能保证我们的建模时准确的？如果只采集有限个数的频点，有没有办法可以外推至更多的频率？采用模拟方案会更快，但是精确度会严重下降，该如何权衡？
• 由FFT生成的电路模型数据量有多少？为了单个数据的精度，采用什么数据类型来存放？存放在什么地方？单片机的存储空间是否足够？存储资源的紧张和对模型精度的要求如何权衡？
• 对于任意波的输入，取到几次谐波？（平衡算力，时间，存储与精度）怎样分解任意波的频率成分？怎样将最终处理完毕之后的谐波成分相加？

2.2.1 我们的方案（模拟为主）

我们的方案的框图如下：

这个方案并不能说是一个好的方案，甚至于现在回头来看有点不太合格，但是从系统设计层面，这份设计也体现了一些思想：

• 模拟方案如何在不改线的情况下切换工作模式呢？用继电器切换线路，单片机对继电器进行编码的过程类似于状态机
• 采用模拟方案，用峰值检波来确定输出信号的幅度，这使得ADC的压力非常小（以牺牲精度为代价）
• 如何进行锁相？这里采用的是负反馈的结构，但是效果欠佳

……

2.2.2 国一方案（纯数字）

本条引用b站up主达尔闻视频中的方案，侵权即删，视频链接：https://www.bilibili.com/video/BV1WMJDzUEQB/?spm_id_from=333.337.search-card.all.click&vd_source=7f80214b87939a63fd837f285fe00b41

用纯数字方案来做这个题目，从思路上会简洁明了很多，但是对于主控的要求无疑会高很多，大家可以参考这个视频中的讲解，他们的方案框图如下。

这份设计由于是采用数字方案，相比之下就要简洁许多了。我们可以通过这个框图来给大家讲解发挥部分的主要思路。

2.3 备赛指南

2.3.1 基础知识学习

1. 电路分析的基本内容：电路分析方法，一阶电路，二阶电路的相关内容等。
2. 信号与系统相关内容：最重要的部分是系统的幅频响应和相频响应，采样，奈奎斯特定理等内容。以及在单片机上实现傅里叶变换的方法。
3. 电子电路实验：掌握基本的调试方法，仪器使用方法，积累调试经验
4. 模拟电路基础：mos管，BJT,放大电路，运算放大器等，建立对模拟电路的物理直觉（小信号模型等）
5. 单片机基础：熟悉单片机的基本外设，进行嵌入式开发的基本方法

2.3.2 赛前模块/练习题准备

电赛的赛程极为紧凑，在四天三夜的时间里是不可能从“0”开始将整个系统搭建起来的，更多的时候我们是在模块级别，利用现成的模块和洞洞板进行系统的组装。对于测量题，大概有以下的模块需要准备：

• 主控底板：将ADC,DAC,TIMER,USART等关键外设结构引出，将为GPIO引出预留容错的空间
• ADC模块：单片机内部ADC模块的驱动，外置多通道高精度/高速ADC
• DAC模块：单片机内置DAC（带载能力弱，需要考虑后级的驱动），外置高精度/高速DAC
• DDS模块：产生高频高精度的波形（可控制频率与相位）
• 放大器电路：通用运放（芯片可拆卸），可编程放大器（VGA，PGA），仪表放大器，功率放大器等
• 滤波器电路：通用拓扑多级滤波器
• 电源：12V转正负5V，正负3.3V，开关电源加后级LDO实现，要求大电流低纹波，预留多个接口
• 其他专用的电路：如峰值检波电路，继电器，模拟开关等，根据个人需要提前准备

各个模块推荐的芯片参照电子科技大学信通科协院队在2025年电赛集训中给出的推荐元件清单：

每一个模块的设计方法与思路都可以参考2.1.2。当然，每种模块都有其特别之处，设计的注意事项自然不同，在此无法一一说明。如需模块的参考设计，或者在实际设计中有任何的问题，可以通过qq联系或者在本文评论中留言。

2.3.3 物料清单分析（后期补全）

比赛前组委会发放的物料清单可以仔细分析研究一下。

2.3.4 赛中时间安排与心态调整（后期补全）

• 第一天：花费一整个早上讨论与确定方案是值得的。先仔细分析题目，拆解需要做的内容，列举主要的难点，而后讨论方案的利弊，最终确定方案。
• 前两天：保持充足的睡眠，分模块制作，测试，确保基础部分指标可以顺利达到
• 第三天：至少搭建完毕整体的测试电路，然后开始痛苦的调试，中途甚至可能会对方案进行调整以克服某些困难，因此要留出充足的时间。同时组内没活干的组员可以开始撰写自己部分的报告。
• 第四天：最终的测试与修改，切勿大改！！！准备好封箱所需的所有材料，在截止时间之前提交作品。

2.4 几点不太功利的建议（后期补全）

关于电赛这一部分，最后想给大家说的是，虽然现在的内卷愈演愈烈，电赛大概率会会耗费大家大量的时间，但是取得一个有含金量的奖项是非常困难的。我想，取得奖项是参赛的意义之一，但远非全部的意义。下面是我认为远比奖项更重要的东西：

• 想明白一个问题：为了什么
• 关键能力一：查找资料的能力。
• 关键能力二：解决问题的能力（工程能力）。
• 关键能力三：人际沟通与交流。
• 最大的收获：在压力下的你会变成什么样子？你究竟喜欢什么？（不只电赛）

3. 什么是集创赛（后期补全）

本人作为大二小灯第一次参加集创赛，如有错误，感谢批评指正>_<!!

3.1 集创赛赛题大致拆解：我们在做什么

3.2 第一次参加集创赛的体验

4. 结束语（后期补全）